What will computer chips look like in 2045?
📚 Temas principales
- Cómo se desarrolla un nuevo procesoIntel perfecciona cada proceso a lo largo de miles de pasos, usando metrología, pruebas eléctricas y análisis de defectos para mejorar el rendimiento de fabricación. La experiencia con los retrasos de 10 nm llevó a la empresa a limitar la innovación que incorpora en cada nodo y priorizar calendarios predecibles. 1:03
- La evolución de los transistoresDesde los transistores planares, la industria pasó a FinFET y ahora avanza hacia gate-all-around, que rodea el canal por todos lados para controlarlo mejor. Cada nueva estructura exige materiales, herramientas y pasos de fabricación que tardan años en madurar. 6:35
- Nuevas técnicas de fabricaciónIntel explora High-NA EUV y alimentación por la parte posterior del chip; esta última libera espacio para el cableado de señales y hace más útil High-NA en ciertos diseños. En el laboratorio también investiga CFET, materiales 2D y rutenio para interconexiones. 13:11
- Apilamiento y empaquetadoApilar transistores o conectar chips mediante hybrid bonding puede aumentar la densidad de conexiones y reducir el consumo energético. Sin embargo, el apilamiento añade retos de fabricación y disipación del calor. 20:36
- La capacidad de producción y la demanda de IALa fabricación de chips avanzados depende de herramientas y proveedores escasos, incluidos los equipos de ASML. Intel calcula que, con el conjunto actual de herramientas disponible a escala mundial, la producción de obleas de vanguardia podría aumentar aproximadamente al doble, no diez veces. 48:20
✨ Conclusiones clave
- El rendimiento de fabricación importa tanto como la tecnologíaEstar a pocos puntos porcentuales de un competidor en rendimiento o densidad puede importar menos que cumplir los plazos y lograr altos rendimientos para escalar la producción. 56:08
- Las economías de escala son decisivasComo gran parte del coste de una fábrica es fijo, una mayor utilización y un mejor rendimiento por oblea pueden aumentar considerablemente la producción. 53:49
- La demanda presiona a toda la cadena de suministroNo basta con construir fábricas; también hacen falta equipos, espacio de sala limpia, energía, agua y otros insumos. Los plazos para obtener herramientas y construir nuevas instalaciones limitan cuánto puede crecer la capacidad antes de 2030. 1:00:33
- La integración de clientes está cambiandoLas grandes empresas tecnológicas y algunos laboratorios de IA podrían consumir la producción de una fábrica entera, acercando el sector a una integración vertical virtual, aunque con empresas independientes en distintas etapas. 52:13
🧠 Lecciones aprendidas
- No toda innovación debe incorporarse de inmediatoLa experiencia de 10 nm mostró que metas demasiado agresivas y tecnologías que aún no estaban maduras podían retrasar el proceso, aunque el resultado final fuera competitivo. 3:49
- La investigación requiere decisiones con datos incompletosLos equipos deben priorizar experimentos y decidir cuánto riesgo asumir sin esperar a tener información perfecta, porque esperar demasiado puede hacer que ya sea tarde. 23:54
- Las ideas deben probarse gradualmentePara tecnologías complejas como CFET, los investigadores validan primero componentes y estructuras simplificadas y luego los combinan en vehículos de prueba más completos. 34:15
- La fabricación puede necesitar replantearse desde ceroEl alto coste de las fábricas y de la litografía invita a reconsiderar prácticas establecidas, aunque el sector sea reacio a asumir riesgos que puedan afectar la producción. 1:02:48
🏁 Conclusión y próximos pasos
- El futuro podría ser mucho más tridimensionalPara 2045 podrían existir estructuras más exóticas que apilen transistores e interconexiones, aunque hoy es difícil predecir qué tecnologías concretas llegarán a producción. 21:10
- Intel prevé invertir más en herramientasSu CTO reconoce que, con el conocimiento actual sobre la demanda, la empresa habría invertido más en equipos un año antes y espera aumentar la inversión. 1:08:10
- La prioridad es ampliar la capacidad sin perder previsibilidadEl reto consiste en asegurar herramientas y recursos, aumentar la producción y mantener procesos fiables mientras la demanda de IA sigue creciendo. 1:07:36
Transcript excerpt
0:00 There’s never been as big a shock to the semiconductor industry as the current surge in demand from AI. AI is driving incredible computing demand. Easily 40-50% above our maximum capacity, which I’ve never seen before. Progress in AI has been driven by exponentially increasing compute. To sustain that progress, foundries like Intel will need to manufacture far more leading-edge compute, both by producing more chips and by improving what each chip can do. But the production of these chips is bottlenecked by tools that Intel buys from their suppliers.
0:31 Most famously, ASML’s EUV machines. If they don’t have the equipment, they can’t make the chips here. I spent two days touring Intel’s fabs to prepare for these interviews with its leadership. I wanted to understand what it takes to manufacture the world’s most advanced chips and how hardware is shaping the future of AI. I’m joined by Chris Auth, who leads development of all the processes that are currently under manufacturing. The thing I want to understand in more concrete detail is how the development of a new process actually happens. If 14A is going to come out in three years or two years from now,
🔒 The full, searchable transcript is available with Pro.
Questions & Answers
Common questions about this video
How does Intel identify and fix defects while improving a process node’s yield?
Intel uses inline metrology to detect defects on wafers and electrical tests at the end of the production line to find failures. Engineers analyze failures, often by cross-sectioning a defect to locate the affected layers and trace it to the relevant process step. 2:07
What lesson did Intel take from the delays to its 10-nanometer process?
Intel learned to limit how much innovation it introduces in a single node. The 10-nanometer process pursued aggressive scaling and innovations before some tools, including EUV, were ready, increasing the burden on the process and engineers and delaying manufacturing. 4:23
How does a gate-all-around transistor differ from a FinFET?
A FinFET’s gate controls its silicon channel from three sides. A gate-all-around transistor uses thin silicon ribbons that are completely surrounded by the gate, giving the gate more control over the channel. 8:14
Why does Intel say High-NA EUV is useful for its 14A process?
Intel’s backside power design frees up space for signal wiring on the front of the chip, easing the pitch requirements. That lets Intel print some patterns in a single High-NA pass, while TSMC’s tighter pitches without backside power require double patterning EUV. 14:52
What are the main engineering challenges of stacking transistors in a CFET?
Stacking transistors makes the etches and trenches needed for vertical connections harder because their aspect ratios increase. Filling very small spaces reliably is another challenge, since gaps or holes can remain. 33:10
Why can hybrid bonding improve communication between chips?
Hybrid bonding joins chips by aligning and directly bonding their copper interconnects, without bulky solder bumps. This enables denser, shorter connections, which can increase bandwidth and reduce the power used to transfer data. 41:25
How much could Intel increase leading-edge wafer output using the world’s existing chipmaking tools?
Intel’s CTO estimated that output could probably be doubled, but not increased tenfold, with the existing stock of tools. A much larger increase would require the broader equipment supply chain to expand production. 50:31
Related summaries
How did a few hundred Spanish soldiers topple two empires? – Si Sheppard
Sarah Paine — Why wars are so difficult to end
What is Haptics | Touchable Haptic Technology
DHH: Future of Programming, AI, Agentic Engineering, Vibe Coding & Linux | Lex Fridman Podcast #501
Why a $1M Startup Wasn’t Worth Building in the Age of AI
